طراحی آپ-امپ با افست پایین و بهره بالا درمبدل آنالوگ به دیجیتال سیکلیک دوازده بیتی جهت سنسور تصویر CMOS

الموضوعات :

اصغر ابراهیمی ¹ (عضو هیات علمی دانشگاه آزاد اسلامی)
مینا شیرالی ² (دانشگاه آزاد اسلامی واحد بوشهر ، گروه برق الکترونیک ، بوشهر ، ایران)

تاريخ الإرسال : 10 السبت , شوال, 1442 تاريخ التأكيد : 10 السبت , شوال, 1442 تاريخ الإصدار : 24 الجمعة , رجب, 1438

الکلمات المفتاحية: مبدل آنالوگ به دیجیتال سیکلیک, SFDR SNDR, Analog to Digital Cyclic Converter,

ملخص المقالة :

در این مقاله یک مبدل آنالوگ به دیجیتال سیکلیک دوازده بیتی با سرعت و دقت بالا و در این حال توان پایین پیشنهاد شده است.CIS . ها به رنج دینامیکی وسیع و سرعت بالا و دقت بالا نیازمند است که در این مقاله پیشنهاد شده است.در نهایت این مدار با نرم افزار HSPICE شبیه سازی شد و نتایج قابل قبولی بدست آمده است.این مدار به ولتاژ3.3 نیاز دارد و در تکنولوژی 0.35 میباشد.توان مصرفی 11 میلی وات وSFDR معادل 66 دسی بل و THDمعادل2 -و SNDRمعادل 40 دی بی است.سنورهای CIS بهبود یافته با سه تزانزسیتور وADC سیلیک 12بیتی ستون موازی دارای 5/19 بیت رنج دینامیکی دیجیتال و همچنین دارای انعطاف پذیری بالا برای تنظیمات شرایط متفاوت عکس برداری است .