در این مقاله پیاده سازی سخت افزاری هسته حذف نویز فعال ارائه می‌گردد. فیلترهای وفقی در زمینه‌های مختلفی مانند پردازش سیگنال، رادار، سونار، شناسایی کانال و غیره مورد استفاده قرار می‌گیرند. فیلترهای وفقی با پاسخ ضربه محدود به دلیل حجم کم محاسبات و فاز خطی بسیار محبوب می‌باشند. الگوریتم حداقل میانگین مربعات برای آموزش ضرایب این فیلترها مورد استفاده قرار می‌گیرد. پیشرفتهای چشمگیر در زمینه قطعات نیمه‌هادی به خصوص در زمینه ساخت پردازنده‌های دیجیتال (DSP) و آرایه‌های منطقی برنامه‌پذیر (FPGA) با میلیونها گیت و سرعتی تا چند گیگا هرتز به مهندسان طراح این امکان را می‌دهد که واحدهای پردازشی دیجیتال را در درون تراشه‌ها جاسازی (Embed) نمایند. اما طراحی یک هسته تحقق‌پذیر و سنتزپذیر بر روی یک FPGA همواره به سادگی یک DSP نیست و این به دلیل محدودیتهای سخت‌افزاری می‌باشد. در این مقاله یک هسته سخت‌افزاری سنتزپذیر فیلتر وفقی FIR که منابع بسیار کمی را مصرف کرده و بهینه می‌باشد توسط زبان توصیف سخت افزار VHDL97 طراحی و بر روی تراشه Spartan3E پیاده سازی می‌گردد. نتایج به دست آمده از نرم‌افزارهای ModelSim و MATLAB بیانگر عملکرد مطلوب هسته و منابع مصرفی کم این مدل پیشنهاد شده نسبت به سایر مدلها می‌باشد. تفاصيل المقالة